信号完整性 - Xilinx(赛灵思)
信号完整性 - Xilinx(赛灵思)产品
如今，要构建工作系统，仅仅了解数字逻辑是不够的，还需要掌握很多知识。
本页上的资源旨在为您提供一切所需的信息，以便让您在第一次使用 Xilinx FPGA 时便可实现可靠的系统级设计。
信号完整性(SI) 的基础工具和模型
Xilinx 提供了大量技术文档和仿真用工具。我们支持 IBIS 和 加密 HSPICE 模型与设计套件：
下载 IBIS 模型
下载 SPICE 模型
PCB 设计工具
特征尺寸的缩小以及对更低的功耗的需求，使内核电压从标准的 3.3V 降至 0.9V。电压和信号频率的这种变化要求我们采用新的设计手段，并且需要考虑先前被忽视的电学影响。
将 FPGA 有效地集成到 PCB 中的方法 (PDF)
系统级的 PCB 设计流程摘要，强调的是信号和电源的完整性。与 Xilinx Virtex-II Pro 系列及之前的所有器件有关。
信号完整性与高速 PCB 设计：问题、工具和方法 (PDF)
通过这一系列的文章，您可以了解如何使用各种工具和方法来解决整个产品开发过程中出现的信号和电源完整性失真的问题。
高速串行收发器
Xilinx 7 系列 FPGA 提供了各种收发器产品，其数据运行速率范围从 500Mb/s 直至 28Gb/s 不等。
7 系列收发器最大链接速率
Xilinx 的高速收发器提供了各种功能，可实现最佳的信号完整性。您可以通过使用下列功能来实现这一完整性：
Tx 3 TAP 预加重
Rx 线性均衡器
Rx 高级的 DFE
低抖动 PLL
高分辨率的 2D 眼扫描
系列收发器
下列白皮书旨在向读者介绍如何在 Xilinx 模型中使用多个 EDA 工具（如 Agilent ADS）来执行 FPGA 信号和电源完整性仿真。
电源完整性
使用 S 参数模型来进行 FPGA 电源完整性仿真 (PDF)
高速串行收发器
使用 IBIS-AMI 在 FPGA 中进行 SerDes 通道仿真 (PDF)
Xilinx 7 系列 FPGA 收发器中高速串行接口的均衡技术 (PDF)
PCB 设计
7 系列 FPGA PCB 设计和引脚规划指南 (PDF)
计算器和估计器
设计带有精密 IC（如 FPGA）的电路板时，计算 PCB 需要的 FPGA 数量很重要，反之亦然。您可以从下列资源中找到有关信号完整性、静态和动态功率和 SSO 的相关信息：
管理同步转换输出（SSO）噪声 (PDF)
功耗计算器和估计器
（包括 XPower 分析器）
电源和电源分配系统（PDS）
了解电源和电源分配系统方面的更多信息
印刷电路板（PCB）设计
赛灵思提供了高密度封装布线信息、详细的 PCB 设计检查清单和很多其它资源，来保证你设计 PCB 时考虑到了全部细节。